MIENUE SEARCEL INDEX. DETAIL JAPANESE

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-210424

(43)Date of publication of application: 07.08.1998

(51)IntCI.

H04N 7/01 H04N 5/225

(21)Application number: 09-007522

(71)Applicant: SONY CORP

(22)Date of filing:

20.01.1997


(72)Inventor: NODA SHIGETOSHI

(54) RATE CONVERSION DEVICE AND IMAGE-PICKUP DEVICE

(57)Abstract

PROBLEM TO BE SOLVED: To provide a conversion device which can convert the video signal into the desired clock frequency and also can control the image quality with high accuracy by controlling the sharpness degree of an image edge set by the video signal, based on a prescribed program that is externally inputted to an FPGA(field programmable gate array).

SOLUTION: The digital signal processing part of a digital video camera is integrated with a system controller, etc., to serve as an FPGA. A rate conversion part 42 of the digital signal processing part includes a programmable register 52, a programmable coefficient time change type digital LPF 51 and a programmable register 53, which are arrayed from the input side. The FPGA is connected to an external personal computer. Then the sharpness degree of an image edge set by the video signal is controlled, based on a prescribed program that is inputted to the FPGA from the external personal computer.



LEGAL STATUS

[Date of request for examination]

19.09.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-210424

(43)公開日 平成10年(1998)8月7日

(51) Int.Cl.⁶

識別記号

FΙ

H 0 4 N 7/01 5/225

H 0 4 N 7/01 5/225

z z

審査請求 未請求 請求項の数6 OL (全 13 頁)

(21)出願番号

特願平9-7522

(71)出願人 000002185

ソニー株式会社

(22)出願日

平成9年(1997)1月20日

東京都品川区北品川6丁目7番35号

(72)発明者 納田 重利

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(74)代理人 弁理士 田辺 恵基

(54) 【発明の名称】 レート変換装置及び撮像装置

(57)【要約】

【課題】本発明は、ビデオ信号を所望のクロツク周波数に変換し得ると共に、当該ビテオ信号に基づく画像について精度良く画質を調整し得るレート変換装置及び撮像装置を提案しようとするものである。

【解決手段】撮像装置内のレート変換手段をフイールドプログラマブルゲートアレイとして構成すると共に、当該フイールドプログラマブルゲートアレイに対して外部から入力される所定のプログラムに基づいて、ビデオ信号に基づく画像のエツジのシヤープさの度合いを調整するようにしたことにより、ビデオ信号を所望のクロツク周波数に変換し得ると共に、当該ビテオ信号に基づく画像について精度良く画質を調整することができる。




図2 FPGA式レート変換内部基本処理構成

【特許請求の範囲】

【請求項1】デイジタル信号のクロツク周波数を所定の クロツク周波数にレート変換するレート変換装置におい て、

上記デイジタル信号の入力側に第一のレジスタ群が設けられたレジスタ前置型フイルタ及び又は、

上記デイジタル信号の出力側に上記第1のレジスタ群と 同数でなる第2のレジスタ群が設けられたレジスタ後置 型フィルタと、

上記デイジタル信号を上記レジスタ前置型フイルタ又は 上記レジスタ後置型フイルタのうちいずれか一方に入力 させる入力手段とを具え、上記レジスタ前置型フイル タ、上記レジスタ後置型フイルタ及び上記入力手段をフ イールドプログラマブルゲートアレイとして構成するこ とにより、上記入力手段は外部から入力される所定のプ ログラムに基づいて、上記レジスタ前置型フイルタ又は 上記レジスタ後置型フイルタに上記デイジタル信号を入 力することを特徴とするレート変換装置。

【請求項2】上記入力手段は、

上記プログラムに基づいて決定されるタップ数に応じて、上記レジスタ前置型フイルタ又は上記レジスタ後置型フイルタに上記デイジタル信号を入力することを特徴とする請求項1に記載のレート変換装置。

【請求項3】上記レジスタ前置型フイルタ又は上記レジスタ後置型フイルタの各乗算器に割り当てられる係数は、上記デイジタル信号のレート変換比と、上記タップ数とに基づいてそれぞれ決定されることを特徴とする請求項2に記載のレート変換装置。

【請求項4】撮像対象を撮像する撮像手段と、

上記撮像手段による撮像結果に基づくビデオ信号のクロック周波数を所定のクロック周波数にレート変換すると共に、フィールドプログラマブルゲートアレイとして構成されるレート変換手段とを具え、上記レート変換手段は、上記ビデオ信号の入力側に第1のレジスタ群が設けられたレジスタ群と同数でなる第2のレジスタ群が設けられたレジスタ群置型フィルタと、上記ビデオ信号を上記レジスタ後置型フィルタと、上記ビデオ信号を上記レジスタ前置型フィルタスは上記レジスタ・手段とを有し、上記入カ手段は外部から入力される所定のプログラムに基づいて、上記レジスタ前置型フィルタスカウラムに基づいて、上記レジスタ前置型フィルタスカウラムに基づいて、上記レジスタ前置型フィルタスは上記レジスタ後置型フィルタに上記ビデオ信号を入力することを特徴とする撮像装置。

【請求項5】上記入力手段は、

上記プログラムに基づいて決定されるタップ数に応じて、上記レジスタ前置型フイルタ又は上記レジスタ後置型フイルタに上記ビデオ信号を入力することを特徴とする請求項4に記載の操像装置。

【請求項6】上記レジスタ前置型フイルタ又は上記レジスタ後置型フイルタの各乗算器に割り当てられる係数

は、上記デイジタル信号のレート変換比と、上記タツプ 数とに基づいてそれぞれ決定されることを特徴とする請 求項5に記載の撮像装置。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

【0002】発明の属する技術分野

従来の技術(図5~図11)

発明が解決しようとする課題(図12)

課題を解決するための手段

発明の実施の形態(図1~図4)

発明の効果

[0003]

【発明の属する技術分野】本発明はレート変換装置及び 撮像装置に関し、例えば撮像素子から得られる画像に基 づくビデオ信号のクロツク周波数を変換するレート変換 装置及び撮像装置に適用して好適なものである。

[0004]

【従来の技術】従来、この種の撮像装置として、例えば 図5に示すようなデイジタルビデオカメラ1が提案され ている。このデイジタルビデオカメラ1においては、被 写体の撮像結果をビデオ信号に変換した後、当該ビデオ 信号のクロツク周波数を変換することによつて所定の信 号フオーマツトに設定変換するようになされている。

【 O O O 5 】このようなビデオ信号は種々のカラーテレビジョン方式によつて規格化されており、当該カラーテレビジョン方式としては、N T S C (National Televis ionSystem Committee) 方式、P A L (Phase Alternating by Line)方式、H D T V (High Definition Television)方式及びA T V (Advanced Television)方式 等がある。さらに近年のマルチメデイアの普及に伴つて種々の多様化したコンピュータビデオ信号フオーマットが提案されている。

【0006】このデイジタルビデオカメラ1は、被写体から得られる撮像光LAをレンズブロツク部2を介して例えばCCD(charge coupled device)が内蔵されたイメージヤ3に受けて被写体映像を含む視野映像に対応する撮像出力信号S1をアナログ信号処理部4に与える。

【0007】アナログ信号処理部4では、入力された撮像出力信号S1はCDS(相関二重サンプリング)部5を介してデータ部分が抽出された後、AGC(自動利得制御)部6を介して信号レベルが一定に保たれ、さらにニー及びプレγ補正部7を介してダイナミツクレンジの圧縮及びγ特性の補正が行われた後、ローパスフイルタ(LPF)8に供給される。

【0008】このローパスフイルタ8では、入力された信号は、後段のA/Dコンバータ9におけるサンプリング周波数の折り返し歪の発生が防止され、さらに当該A/Dコンバータ9を介してディジタル変換された後、撮

像出力信号S2としてデイジタル信号処理部10に供給される。

【0009】またデイジタルビデオカメラ1内にはシステムコントローラ11が設けられ、当該システムコントローラ11には、外部接続されたコンピュータ装置(図示せず)からオペレータの操作等に基づくリモート制御信号S3が与えられるようになされている。これによりシステムコントローラ11は、アイリスフオーカス駆動部12に光制御信号S4を送出すると共に、デイジタル信号処理部10に制御信号S5を送出する。

【0010】この結果、アイリスフオーカス駆動部12は、光制御信号S4に基づいてレンズブロツク部2のレンズ2A及びアイリス2Bを制御することによつて、イメージヤ3内のCCD撮像素子面に対する像の焦点を合わせると共に、当該CCD撮像素子面に照射される光量を調整する。

【0011】またデイジタルビデオカメラ1にはTG (タイミングジエネレータ) 部13が設けられ、外部から送出される外部同期信号S6に基づいて、イメージヤ3及びデイジタル信号処理部10にそれぞれ同期信号S7及びS8を送出して、当該イメージヤ3及びデイジタル信号処理部10の動作タイミングを同期させるようになされている。

【0012】ここでデイジタル信号処理部10にはカメラ信号補正処理部14が設けられ、当該カメラ信号補正処理部14に入力された撮像出力信号S2は、システムコントローラ11から得られる制御信号S5に基づいて、 γ補正(CCDに対する光入力とデイスプレイに対する光出力との比例関係の調整)、ホワイトバランスの調整、シューデイング補正(レンズの明るさを一定に調整)及び画素欠陥補正(CCDにおける欠陥のある画素を隣接する画素で補間)等の種々の信号補正処理が行われた後、ビテオコンバータ15に送出される。なおカメラ信号補正処理部14内にはγ補正用のメモリ14Aが設けられている。

【0013】続いてビテオコンパータ15は、種々の補正処理された信号をエンコードした後、これをデイジタルビデオ信号S10としてデイジタルインタフエース16を介して外部出力すると共に、当該デイジタルビデオ信号S10をD/Aコンパータ17を介してアナログ変換した後、ローパスフイルタ(LPF)18を介して帯域制限されたアナログビデオ信号S11を外部出力する

【0014】この場合、デイジタル信号処理部10においては、多様化した信号フオーマツトに対応すべく、レート変換部19が設けられ、当該レート変換部19を用いてデイジタルビデオ信号S10及びアナログビデオ信号S11のクロツク周波数を変換し得るようになされている。

【0015】一般的に、2つの異なるクロック周波数で

動作するデイジタル回路間でデータを受け渡すには、データをレート変換するレート変換部を必要とする。例えば、18 [MHz] のクロツク周波数で動作するCCD撮像素子を有するイメージヤ3のデイジタル映像信号処理回路と、13.5 [MHz] のクロツク周波数で動作するD1規格に準拠したデイジタルビデオテープレコーダ(D・VTR)のデイジタル映像信号処理回路との間でデータを受け渡すには、イメージヤから出力される撮像出力信号S1のクロツク周波数を18 [MHz] から13.5 [MHz] に変換する4:3ダウンレート変換部や、D・VTRから出力されるデイジタル映像信号のレートを13.5 [MHz] から18 [MHz] に変換する3:4アツプレート変換部が必要となる。

【OO16】通常、CCD撮像素子を用いたイメージやは、CCD撮像素子の画素数により決定されるクロツク 周波数を有し、例えば50万画素のCCD撮像素子を用いたイメージヤでは、デイジタル映像信号処理回路が18 [MHz] のクロツク周波数で動作するようになされている。

【0017】一般的なレート変換部は、入力データを入力クロツク周波数と出力クロツク周波数との最小公倍数のクロツク周波数にアツプコンパートして、フイルタをかけて間引くことにより、目的の出力クロツク周波数の出力データを得るものであり、最小公倍数のクロツク周波数でのフイルタリング処理を行うようになされている。

【 O O 1 8 】例えば4:3ダウンレート変換部では、図 6 (A) ~図7 (E) に示すようなフイルタリング処理によつて、18 [MHz] のクロツク周波数の入力データを13.5 [MHz] のクロツク周波数の出力データに変換する。

【0019】すなわち4:3ダウンレート変換部では、まず図6(A)に示すような18 [MHz] のクロツク周波数の入力データ $\{X_m\}$ に対して、図6(B)に示すように13.5 [MHz] のサンプルポイントとなり得る箇所に0データを挿入して、18 [MHz] と13.5 [MHz] との最小公倍数でなる54 [MHz] のクロツク周波数にアツプコンバートする。これにより周波数領域について、図7

(A) に示すように18 [MHz] を単位として繰り返していた周波数成分が、図7(B)に示すように周波数特性はそのままで繰り返しの単位が54 [MHz] になる。

【0020】次に54 [MHz] のクロツク周波数のデータに図6 (C) 及び図7 (C) に示すような特性のフイルタをかける。すなわち、出カクロツク周波数は13.5 [MHz] であり、サンプリング定理により54 [MHz] の半分の27 [MHz] までの間に13.5 [MHz] の半分の6.75 [MHz] 以上の周波数成分があると13.5 [MHz] のクロツク周波数にしたときに折り返してしまい、元の周波数特性を維持し得なくなるため、6.75 [MHz] 以上の周波数成分を抑圧するローパスフイルタをかける。

【OO21】ここで、6.75 [MHz] 以上の周波数成分を **抑圧した54 [MHz] のクロツク周波数のデータ {Y;}** は、入力データ X_m = z^m ・ X₁ に対して、54 [MHz] で動作するトランスパーサルフイルタを用いて、例えば

$$F_{1}(z) = \sum_{i=0}^{1} k_{i} \cdot z^{-i}$$

【0023】で表される伝達関数 F1 (z) のフイルタ リング処理を施すことにより、次式

····· (1)

タツプ数を12とする次式

[0024]

 $Y_{14} = k_0 \cdot X_9 + k_3 \cdot X_8 + k_6 \cdot X_7 + k_9 \cdot X_6$

【0025】となるデータY1~Y14として得ることが できる。

【0026】続いてこのように得られた図6(D)及び 図6 (D) に示すような54 [MHz] のクロツク周波数の データ {Y_i} から、図6(E)に示すように13.5 [MH z]のクロツク周波数でi=3n+1又はi=3n+2 の3個置きのデータを取り出すことにより、図7(E) に示すように入力データ [Xm] の周波数特性を最大限 に維持した13.5 [MHz] のクロツク周波数の出力データ {Yn} を得ることができる。

【0027】また3:4アツプコンバータでは、図8及 び図9に示すようなフイルタリング処理によつて、13.5 【MHz 】のクロツク周波数の入力データ 【Xn 】を18 【MHz】のクロツク周波数の出力データ 【Ym 】に 変換する。すなわち3:4アツプレート変換部において も、図8(A)に示すような13.5 [MHz] のクロツク周 波数の入力データ {Xn} に対して、図8(B)に示す ように、18 [MHz] のサンプルポイントとなり得る箇所 にOデータを挿入して、13.5 [MHz] と18 [MHz] との 最小公倍数の54 [MHz] のクロツク周波数にアツプコン

バートする。

【0028】これにより周波数領域について、図9 (A) に示すように13.5 [MHz] を単位として繰り返し ていた周波数成分が、図9(B)に示すように周波数特 性はそのままで繰り返しの単位が54 [MHz]になる。 【0029】次に、54 [MHz] のクロツク周波数のデー タに図8(C)及び図9(C)に示すような特性のフィ ルタをかける。すなわち出力クロツク周波数は18 [MHz 〕であり、サンプリング定理により54 [MHz] の半分 の27 [MHz] までの間に18 [MHz] の半分の9 [MHz] 以上の周波数成分があると18 [MHz] のクロツク周波数 にしたときに折り返してしまい、元の周波数特性の維持 ができなくなるため、9 [MHz] 以上の周波数成分を抑 圧するローパスフイルタをかける。 【〇〇3〇】ここで、9 [MHz]以上の周波数成分を抑

圧した54 [MHz] のクロツク周波数のデータ [Yi] は、入力データ $X_n = z^n \cdot X_1$ に対して、54 [MHz] で動作するトランスパーサルフイルタで例えばタツプ数 を12とすると、次式

[0031]

【数3】

$$F_z$$
 (z) = $\sum_{i=0}^{11} k_i \cdot z^{-i}$ (3)

【OO32】で表される伝達関数F2 (z)のフイルタ 【OO33】 リング処理を施すことにより、次式 【数4】

$$Y_1 = k_3 \cdot X_3 + k_7 \cdot X_2 + k_{11} \cdot X_1$$

$$Y_2 = k_0 \cdot X_4 + k_4 \cdot X_3 + k_8 \cdot X_2$$

$$Y_3 = k_1 \cdot X_4 + k_5 \cdot X_3 + k_9 \cdot X_2$$

$$Y_4 = k_2 \cdot X_4 + k_6 \cdot X_3 + k_{10} \cdot X_2$$

$$Y_5 - k_3 \cdot X_4 + k_7 \cdot X_3 + k_{11} \cdot X_2$$

$$Y_{6} = k_{0} \cdot X_{5} + k_{4} \cdot X_{4} + k_{8} \cdot X_{9}$$

$$Y_7 = k_1 \cdot X_5 + k_5 \cdot X_4 + k_9 \cdot X_3$$

$$Y_8 = k_2 \cdot X_5 + k_6 \cdot X_4 + k_{10} \cdot X_8$$

$$Y_0 = k_3 \cdot X_5 + k_7 \cdot X_4 + k_{11} \cdot X_2$$

$$Y_{10} = k_0 \cdot X_6 + k_4 \cdot X_5 + k_8 \cdot X_4$$

$$Y_{11} = k_1 \cdot X_6 + k_5 \cdot X_5 + k_9 \cdot X_4$$

$$Y_{12} = k_2 \cdot X_6 + k_6 \cdot X_5 + k_{10} \cdot X_4$$

$$Y_{13} = k_3 \cdot X_6 + k_7 \cdot X_5 + k_{11} \cdot X_6$$

$$Y_{14} = k_0 \cdot X_7 + k_4 \cdot X_6 + k_8 \cdot X_5$$

... (4)

【0034】として得ることができる。

【0035】続いてこのようにして得られた図8 (D) 及び図9 (D) に示すような54 [MHz] のクロツク周波数のデータから、図8 (E) に示すように18 [MHz] のクロツク周波数でi=4m-2、i=4m-1、i=4m又はi=4m-3の4個置きのデータを取り出すことにより、図9 (E) に示すように入力データの周波数特性を最大限維持した18 [MHz] のクロツク周波数の出力データを得ることができる。

[0036]
$$= x_1 \cdot x_4 + x_2 \cdot (z^{-1} \cdot x_3)$$

は、レジスタ前置型及びレジスタ後置型の2種類の構成のものがある。図10に示すように、レジスタ前置型レPF20は、入力データ $\{X_n\}$ に対して、シフトレジスタを構成する遅延回路RA1、RA2、RA3により1クロツクに相当する単位時間 $\{Z^{-1}\}$ の時間差を与えてから、乗算器HA1、HA2、HA3、HA4によりフイルタ係数 $\{k_1 \ k_2 \ k_3 \ k_4\}$ を乗算して、その乗算結果を加算器PAにより加算合成することによつて、次式 $\{OO37\}$

【数5】

$$+k_{3} (z^{-2} \cdot X_{2}) + k_{4} (z^{-3} \cdot X_{1})$$
 (5)

【0038】でなる出力データYを生成するようになされている。

【0039】また図11に示すように、レジスタ後置型 LPF21は、入力データ {X_n} に対して、乗算器H B1、HB2、HB3、HB4によりフイルタ係数 {k1 、 k2 、k3 、k4 } を乗算してから、その乗算結果を遅 延回路RB1、RB2、RB3により単位時間 {Z-1} の時間 差を与えて加算器PB1、PB2、PB3により加算合成する ことによつて、次式

[0040]

【数6】

$Y = k_1 \cdot X_4 + (k_2 \cdot X_3) z^{-1}$

 $+ (k_3 \cdot X_2) z^{-2} + (k_4 \cdot X_1) z^{-3} \cdots (6)$

【 O O 4 1 】でなる出力データ Y を生成するようになされている。

[0042]

【発明が解決しようとする課題】ところで、デイジタルビデオカメラ1において、上述したレジスタ前置型又はレジスタ後置型のローパスフイルタ(LPF)を設ける場合には、当該ローパスフイルタが複雑な構成でかつゲート規模が比較的大きいため、従来は専用の変換回路のゲートアレイを設けて内部に組み込むようになされている。

【0043】図5との対応部分に同一符号を付して示す 図12において、デイジタルビデオカメラ30では、従 来のデイジタルビデオカメラ1におけるデイジタル信号 処理部10、システムコントローラ11及びTG13が 総合化デイジタル信号処理部31として1チツプ化され ている。このようにデイジタル部分を1チツプ化したこ とにより、従来のデイジタルビデオカメラ1よりも小型 化したデイジタルビデオカメラ30を実現し得る。

【0044】ところが、これらデイジタルビデオカメラ1及び30のような固定式のハードウエア処理でなる構成の専用チップでは、多種多様なカラーテレビジョン方式のフオーマットに対応させることが困難となる問題があつた。

【0045】例えばユーザが上述のようなデイジタルビデオカメラ1及び30を購入した後に、当該デイジタルビデオカメラ1及び30で撮像して得られるビデオ信号の信号フオーマットが、デイスプレイやビデオ装置等における信号フオーマットと異なる場合には、ユーザがデイジタルビデオカメラ1及び30内部を調整して所望の信号フオーマットに設定変換することが非常に困難となる問題があった。

【0046】このためデイジタルビデオカメラ1及び3 0の接続対象となるデイスプレイやビデオ装置等との互 換性が得られなくなり、ユーザにとつて非常に使い勝手 が悪いという問題があつた。

【0047】さらにデイジタルビデオカメラ1及び30においては、上述したレジスタ前置型又はレジスタ後置型のローパスフイルタ(LPF)のいずれか一方が固定して設けられており、レジスタ前置型とレジスタ後置型とでは、入力されるビデオ信号に基づく画像のエツジがシユープ過ぎ又はソフト過ぎるといつた画質の偏りが生じるおそれがあつた。

【0048】しかし、ユーザは所望する画像のエツジのシヤープさの度合いに応じて、ローパスフイルタをレジスタ前置型とレジスタ後置型とで選択切り換えすることができなかった。

【0049】本発明は以上の点を考慮してなされたもので、ビデオ信号を所望のクロック周波数に変換し得ると共に、当該ビテオ信号に基づく画像について精度良く画質を調整し得るレート変換装置及び撮像装置を提案しようとするものである。

[0050]

【課題を解決するための手段】かかる課題を解決するため本発明においては、デイジタル信号のクロツク周波数にレート変換するレート変換電において、デイジタル信号の入力側に第1のレジスタが設けられたレジスタ前置型フイルタ及でなみをである。 群が設けられたレジスタ前置型フイルタ及でなるタンタル信号の出力側に第1のレジスタ群と同数でななタングタル信号をレジスタ群と同数でななタと、デイジタル信号をレジスタ前置型フイルタンジスタ後置型フイルタのうちいずれか一方に入力さるそのである。 置型フイルタ及び入力手段をフイールドプログラマはより、入力手段とを備え、レジスタ前置型フイルタンジスタが入力手段とではより、入力手段はルゲートアレイとして構成することにより、入力手段は外部から入力される所定のプラムに基づいルタにデイジタル信号を入力するようにする。

【0051】また本発明においては、撮像対象を撮像する撮像手段と、撮像手段による撮像結果に基づくビデオ信号のクロツク周波数を所定のクロツク周波数を所定のクロツク周波数を所定のクロツク周波数を所定のクロツク周波数を所定のクロツク周波数を所定のクロツク周波数を所定のクロツクラマブルゲートレイとして構成されるレート変換手段とを備え、レーア変換手段は、ビデオ信号の入力側に第1のレジスタ前置型フイルタと、ビデオ信号を入力させる入力手段とを有し、入いていずれか一方に入力させる入力手段とを有し、入いていずれから入力される所定のプログラムに基づいて、レジスタ前置型フイルタスはレジスタ後置型フイルタにはが部から入力される所定のプログラムに基づいて、レジスタ前置型フイルタスはレジスタ後置型フイルタにビデオ信号を入力するようにする。

【0052】このように撮像装置内のレート変換手段をフイールドプログラマブルゲートアレイとして構成すると共に、当該フイールドプログラマブルゲートアレイに対して外部から入力される所定のプログラムに基づいて、ビデオ信号に基づく画像のエツジのシヤープさの度合いを調整するようにしたことにより、ビデオ信号を所望のクロツク周波数に変換し得ると共に、当該ビテオ信号に基づく画像について精度良く画質を調整することができる。

[0053]

【発明の実施の形態】以下図面について、本発明の一実

施例を詳述する。

【0054】図12との対応部分に同一符号を付して示す図1において、デイジタルビデオカメラ40は、従来のデイジタルビデオカメラ30と異なり、高解像度用のCCD撮像素子が内蔵されたイメージヤ41が設けられると共に、従来のデイジタル信号処理部14(図12)の信号の入出力端にそれぞれレート変換部42、43及び44が追加して設けられたデイジタル信号処理部45が設けられている。

【0055】さらにデイジタル信号処理部45は、システムコントローラ11及びTG13と一体となつてフイールド・プログラマブル・ゲートアレイ(以下、FPGAと呼ぶ)46として構成されている。すなわちFPGA46は、従来の総合化デイジタル信号処理部31(図12)のような固定式のハードウエア処理でなる構成の専用チツプと異なり、プログラマブル処理を行い得るようになされている。

【0056】一般にFPGAは、複数個の比較的大きな回路ブロックと配線ブロックをチップ上に規則的に配列した構成でなり、回路ブロック及び配線ブロックの内部には回路の電気的な接続又は非接続をプログラムし得るデバイスが多数配置されている。かくしてユーザはこれらのデバイスをプログラムすることによつてブロック内及びブロック間を利用現場(フイールド)で自由に回路設計することができる。

【0057】このFPGA46には、パソコンI/Fバッフア47を介して外部のパーソナルコピュータ装置(図示せず)と接続されている。これによりユーザがパーソナルコンピュータ装置を操作することによつて送出されるプログラム信号S13が、パソコンI/Fバッフア47を介してFPGA46に与えられ、当該FPGA46の内容がプログラム信号S13に基づいてプログラミングされる。さらにこのプログラミングの結果はメモリ48に格納され、システムコントローラ11の制御に応じて読み出し得るようになされている。

【0058】またFPGA46とアナログ信号処理部4との間には、サンプリングA/D変換部49が設けられ、当該サンプリングA/D変換部49では、イメージヤ41内の高解像度用のCCD撮像素子による最大動作クロツク周波数74.25 【MHz】に対応してサンプリング周波数74.25 【MHz】が予め設定されている。

【0059】これにより被写体の撮像光LAをレンズブロツク部2を介してイメージヤ41によつて光電変換して得られる撮像出力信号S10は、アナログ信号処理部4を介して種々のアナログ処理された後、サンプリングA/D変換部49において、サンプリング周波数74.25 [MHz]でサンプリングされ、撮像出力信号S11としてFPGA46内のデイジタル信号処理部45に与えられる。

【〇〇6〇】デイジタル信号処理部45に入力された撮

像出力信号S11は、レート変換部42においてクロツク周波数18 [MHz] (すなわちD・VTR用のクロツク周波数に相当)に変換される。以下にこのレート変換部42の構成及び動作について説明する。

【0061】まず図2において、レート変換部42の内部基本処理構成について示す。このレート変換部42には、入力側からプログラマブルレジスタ52、プログラマブル係数時変型デイジタルLPF51及びプログラマブルレジスタ53が順次出力側に配列されている。このプログラマブルレジスタ52及びプログラマブル係数時変型デイジタルLPF51は、図10に示すレジスタ前置型LPF20を構成すると共に、プログラマブルレジスタ53は、図11に示すレジスタ後置型LPF21を構成する。

【0062】またレート変換部42内に設けられたプロ グラマブルタイミング制御回路50には、外部からパソ コンI/Fパツフア46を介して入力クロツクCLK (fc) 及び出力クロツクCLK(fd)が入力される ようになされている。このプログラマブルタイミング制 御回路50は、入出カクロツクの各サンプリング周波数 fc及びfdに基づいて、最小公倍数f0 = LCM (f c 、fd)を算出し、これを必要な再オーバーサンプリ ング周波数 fo とする。この場合、再オーバーサンプリ ング倍率K0 = f0 / fc であり、間引き倍率Ks = f d / f0 及び変換倍率K=K0・Ks = fd / fc であ る。再オーバーサンプリング時には、0挿入箇所は計算 不要のためにその箇所のLPF係数を省略し、LPFク ロツクを出カクロツクに同期させて処理する場合には、 Kn 回の係数切り換え計算の繰り返しにて変換値を出力 できる(係数時変処理)いわゆるK0回の係数切り換え が巡回するLPFとなる。

【0063】因みにレート変換部42は、アツプレート変換のときには、レジスタによるデータ保持を伴う間欠データ送り(その回数は一回の巡回の間にK0 - Ks である)を行うように制御し、ダウンレート変換のときにはデータを早送りするように制御するようになされている。

【0064】かくしてプログラマブルタイミング制御回路50は、プログラマブル係数時変型デイジタルLPF51に制御信号fgを送出すると共に、選択的にプログラマブルレジスタ52又はプログラマブルレジスタ53にそれぞれ制御信号fa又はfbを送出する。これによりレート変換部42は、レジスタ前置型LPF20(図10)又はレジスタ後置型LPF21(図11)に切り換えられる。

【0065】ところで、レート変換部42においては、 レジスタ前置型LPF20(図10)又はレジスタ後置 型LPF21(図11)のどちらを選択するかによつ て、入力される撮像出力信号S11に基づく画像のエツ ジのシヤープさに差異が生じてしまう。すなわちLPFのタツブ数が比較的多い場合には、画像のエツジに振動が生じるため当該画像にエツジ部分が比較的少ないときには問題ないが、エツジ部分が比較的多いときには全体として画質がシヤープ過ぎるという問題がある。これに対してLPFのタツプ数が比較的少ない場合には、画像にエツジ部分が比較的多いときには画質が良く見えるが、エツジ部分が比較的少ない場合には画質がソフト過ぎるという問題がある。

【0066】従つてユーザは画像のエツジ部分の数が比較的多いときには、タップ数が比較的少ないレジスタ前置型LPFを選択し、画像のエツジ部分の数が比較的少ないときには、タップ数が比較的少ないレジスタ後置型LPFを選択し得れば、画像のエツジ部分の数にかかわらず当該画像にシュープ過ぎ又はソフト過ぎるといつた画質の偏りが生じるのを防止することができる。

【0067】具体的には、外部のパーソナルコンピュータ等からFPGA46にダウンロードされるプログラムとして、レート変換部42において撮像出力信号S11の画像のエツジ処理を行う方式(以下、これを適応方式と呼ぶ)と当該エツジ処理を行わない方式(以下、これを非適応方式と呼ぶ)の2種類がある。

【0068】図3(A)に非適応方式としての通常の理想的LPF60を示す。この理想的LPF60はタップ数が所定の数に予め設定されている。このため撮像出力信号S11が理想的LPF60を介して撮像出力信号S12の画像に画質の偏りが生じても回避することができない。なお理想的LPF60におけるレジスタ前置型又はレジスタ後置型の選択は、タップ数によつて自動的に決定される。

【0069】一方、図3(B)に適用方式として、理想的LPF60及び線型補間LPF61を示す。この場合、理想的LPF60及び線型補間LPF61は並列的に設けられ、入力される撮像出力信号S11に基づいてエツジ検出制御部62が後段のスイツチヤ63を選択切り換えすることによつて、線型補間LPF61又は理想的LPF60のいずれか一方を後段の回路と接続するようになされている。この理想的LPF60は予めタツプ数が所定数に設定されると共に、線型補間LPF61もタップ数が2個に設定されている。

【0070】このようにレート変換部42に入力された 撮像出力信号S11は、クロツク周波数74.25 [MHz] からクロツク周波数18 [MHz] にダウンレート変換され た後、撮像出力信号S12としてカメラ信号補正処理部 14に供給される。

【0071】このカメラ信号補正処理部14及びビデオエンコーダ15を順次介してレート変換部43及び44に入力された撮像出力信号S12は、レート変換部43及び44においてそれぞれ上述したアツプレート変換又

はダウンレート変換のうちいずれか一方の変換処理が行われる。この場合、アツプレート変換又はダウンレート変換のいずれの処理がなされるかは、出力側に接続された機器内部のデイジタル映像信号処理回路の最大動作クロツク周波数に応じて決定される。

【0072】このようにレート変換部43においてレート変換された信号は、デイジタルI/F16を介してディジタル出力信号S14として外部出力される。またレート変換部43においてレート変換された信号は、サンプリングD/A変換部55において所定のサンプリング問波数でサンプリングされた後、LPF18を介してアナログ出力信号S15として外部出力される。

【0073】以上の構成において、ユーザが外部のパーソナルコンピユータ(図示せず)を用いてFPGA46のレート変換についてのプログラムを設定する場合、パーソナルコンピユータは図4に示すプログラミング処理手順SPOに入る。パーソナルコンピユータは、ステツプSP1に移つて、FPGA46のレート変換部42において撮像出力信号S11の画像のエツジ処理を行う適応方式又は当該エツジ処理を行わない非適応方式のいずれか一方をユーザの操作に基づいて選択入力する。

【0074】続いてパーソナルコンピュータは、ステツプSP2に移つて、レート変換部42における入力信号と出力信号とのクロツク周波数の変換比をユーザの操作に基づいて入力した後、ステツプSP3に移つてレート変換部42内のLPFのタツプ数を設定入力する。この後、パーソナルコンピュータはステツプSP4において、設定したタツプ数を表すタップ入力データが比較的少ないタップ数を表すか否かを判断する。例えばタツプ1~4までは比較的タップ数が少なく、タツプ5以上であれば比較的タップ数が少ないことを表している。

【0075】このステツプSP4において、肯定結果が得られたときには、パーソナルコンピユータはステツプSP5に移つてレート変換部42としてレジスタ前置型LPFを選択してセツトした後、ステツプSP7に移る。これに対して否定結果が得られたときには、パーソナルコンピユータはステツプSP6に移つてレート変換部42としてレジスタ後置型LPFを選択してセツトした後、ステツプSP7に移る。

【0076】パーソナルコンピュータはステツプSP7において、レート変換部42に適用されたLPFの型(レジスタ前置型LPF又はレジスタ後置型LPFのいずれであるか)と、レート変換部42における入力信号と出力信号とのクロツク周波数の変換比と、レート変換部42内のLPFのタツプ数とに基づいて、当該LPFの各タツプの乗算器に割り当てられる係数をそれぞれ決定した後、ステツプSP8に移る。

【0077】このステツプSP8において、パーソナルコンピュータはFPGA46のレート変換部42が適応方式であるか否かを判断し、肯定結果が得られたときに

は、ステツプSP9に移つて適応型でFPGA46をプログラミングした後、ステツプSP11に移つて当該プログラミング処理手順を終了する。これに対してステツプSP8において否定結果が得られたときには、ステツプSP10に移つて非適応型でFPGA46をプログラミングした後、ステツプSP11に移つて当該プログラミング処理手順を終了する。

【0078】このようにしてデイジタルビデオカメラ4 0を多種多様なカラーテレビジョン方式のフオーマット に対応させて、当該デイジタルビデオカメラ40の接続 対象となるデイスプレイやビデオ装置等と互換性をとる ことができ、この結果ユーザにとつて非常に使い勝手を 良くすることができる。さらにデイジタルビデオカメラ 40において、ビデオ信号に基づく画像のエツジのシヤ ープさの度合いをユーザが所望する度合いに調整することができる。

【0079】以上の構成によれば、デイジタルビデオカメラ40のデイジタル信号処理部分をFPGA46として構成すると共に、当該FPGA46に対して外部のパーソナルコンピュータから所望のプログラムをダウンレートして、ビデオ信号に基づく画像のエツジのシヤープさの度合いを調整するようにしたことにより、ビデオ信号を所望のクロツク周波数に変換し得ると共に、当該ビテオ信号に基づく画像について精度良く画質を調整することができる。

【0080】なお上述の実施例においては、デイジタルビデオカメラ40内のFPGA46におけるレート変換部42に、レジスタ前置型LPF20、レジスタ後置型LPF22及び入力手段としてのプログラマブルタイミング制御回路50を設けた場合について述べたが、本発明はこれに限らず、レート変換部43及び44においても上述した構成を設けてプログラマブルにアツプレート変換又はダウンレート変換させるようにしても良い。

【0081】また上述の実施例においては、デイジタルビデオカメラ40の外部に設けられたパーソナルコンピユータ(図示せず)からユーザの操作に基づく所定のプログラムをFPGA46にダウンロードさせるようにした場合について述べたが、本発明はこれに限らず、FPGA46に設けたメモリ48に予め上述のプログラムを格納しておき、必要に応じて当該プログラムを読み出すようにしても良い。

【0082】さらに上述の実施例においては、デイジタルビデオカメラ40において、デイジタル信号処理部分のみFPGA46として構成した場合について述べたが、本発明はこれに限らず、当該デイジタル信号処理部分以外の他の回路等もFPGAに含むようにしても良い。

[0083]

【発明の効果】上述のように本発明によれば、撮像装置

内のレート変換手段をフィールドプログラマブルゲートアレイとして構成すると共に、当該フィールドプログラマブルゲートアレイに対して外部から入力される所定のプログラムに基づいて、ビデオ信号に基づく画像のエツジのシヤープさの度合いを調整するようにしたことにより、ビデオ信号を所望のクロツク周波数に変換し得ると共に、当該ビテオ信号に基づく画像について精度良く画質を調整することができる。

【図面の簡単な説明】

【図1】本発明によるデイジタルビデオカメラの構成の 一実施例を示すブロツク図である。

【図2】実施例によるFPGA式レート変換内部の基本 構成を示すブロック図である。

【図3】実施例による適応型又は非適応型のLPFによるエツジ処理の説明に供する略線図である。

【図4】実施例によるFPGAプログラミング処理手順を示すフローチヤートである。

【図5】従来のデイジタルビデオカメラの構成を示すブロック図である。

【図6】従来の4:3ダウンレート変換の動作説明に供する信号波形図である。

【図7】従来の4:3ダウンレート変換の動作説明に供する信号波形図である。

【図8】従来の3:4アツプレート変換の動作説明に供する信号波形図である。

【図9】従来の3:4アツプレート変換の動作説明に供する信号波形図である。

【図10】従来のレジスタ前置型LPFの構成を示すブロック図である。

【図11】従来のレジスタ後置型LPFの構成を示すブロック図である。

【図12】従来のデイジタルビデオカメラの構成を示す ブロツク図である。

【符号の説明】

1、30、40……デイジタルビデオカメラ、2……レンズブロツク部、3、41……イメージヤ、4……アナログ信号処理部、10、45……デイジタル信号処理部、14……カメラ信号補正処理部、15……ビデオエンコーダ、20……レジスタ前置型LPF、21……レジスタ後置型LPF、42、43、44……レート変換部、46……FPGA(フイールドプログラミングゲートアレイ)、47……パソコン!/Fバツファ、48……メモリ、49……サンプリングA/D変換部、50……・ポープラマブルタイミング制御回路、51……プログラマブル係数時変型デイジタルLPF、52、53……サンプリングD/A変換部、60……理想的LPF、61……線型補間LPF、62……エツジ検出制御部。

【図1】

40 デイジタルビデオカメラ





図1 実施例によるデイジタルピデオカメラの構成






図4 FPGAプログラミング処理手順

【図5】





図5 従来のデイジタルビデオカメラの構成(1)



周波数(Miz)

図9 従来の3:4アツブレート変換部の動作原理(2)

(E)

【図12】




図12 従来のデイジタルビデオカメラの構成(2)